混合信號示波器在許多復(fù)雜測試中的應(yīng)用， 背景分析當代電子電路設(shè)計中，特別是嵌入式電路設(shè)計，面臨很多新技術(shù)的挑戰(zhàn)，如：更多的總線應(yīng)用，更高速的時鐘和數(shù)字信號，集成度更高的PCB設(shè)計，很多設(shè)計中還融入了RF功能。面對這樣的設(shè)計工作，工程師需要相應(yīng)的測試手段和工具，來完成比以往更加復(fù)雜的測試任務(wù)。為了解系統(tǒng)的整體工作特性，工程師只有同時測量模擬、數(shù)字信號，甚至包括總線信號，才能了解系統(tǒng)故障的原因和掌握信號和指令的時序和邏輯關(guān)系。




傳統(tǒng)的示波器一般只有4個通道，在調(diào)試電路時會出現(xiàn)很多瓶頸。例如，即使調(diào)試簡單的8位單片機電路，也無法時間相關(guān)地同時觀察數(shù)模轉(zhuǎn)換器的輸出和多路IO信號，如果分時測試，則對偶發(fā)故障毫無辦法；出現(xiàn)故障時，要了解故障是否是在單片機或內(nèi)存芯片特定時候產(chǎn)生的，因為沒有足夠的通道連到被測系統(tǒng)的控制信號上，無法知道故障產(chǎn)生時控制信號處于何種狀態(tài)；而在使用了FPGA的電路中，不僅測試管腳多，而且其內(nèi)部節(jié)點更多，要驗證其內(nèi)部節(jié)點的狀態(tài)，僅使用廠家提供的內(nèi)部邏輯分析儀或JTAG調(diào)試工具是不夠的，因為那樣無法看到信號時序信息或信號完整性問題。除了通道數(shù)不夠，示波器本底噪聲過大，ADC分辨率和動態(tài)范圍不夠；高帶寬示波器往往只兼顧高速信號的測試；沒有和示波器相匹配的多通道邏輯時序測試探頭，沒有的頻譜分析儀選件以及協(xié)議分析選件等都是傳統(tǒng)示波器面臨的問題。



示波器電壓探頭和電流探頭之間的時滯每只電壓探頭和電流探頭都有自己的特性傳播延遲。電流探頭和電壓探頭之間的延遲差稱為時滯，會導(dǎo)致幅度和定時測量不準確。在探頭沒有正確“校正時滯”時，測量精度會下降，如開關(guān)損耗。我所用的泰克TekVPI探頭連接到泰克4000系列示波器時，它們會自動設(shè)置相應(yīng)的時滯校正值，在電源測量中實現(xiàn)精度。